생각하며, 꾸준하게

  • Github
  • Velog

processor 1

[Computer Architecture] Processor - 1

아래 사항들을 배운다. 1. Implementation of subset of core instructions 2. ISA가 구현에 끼치는 영향 3. 구현 방식에 따라 CPI나 clock rate에 끼치는 영향 (여기서 배우는 기본 개념들은 서버부터 임베디드 processor까지 모든 컴퓨터에 적용된다.) > Overview of Implementation 모든 instructions은 아래 두가지 공통 사항들을 출발점으로 진행된다. 1. PC에 저장된 주소가 가리키는 곳에 저장된 instruction을 memory에 올린다. 2. 양식에 맞게 register 1개 혹은 2개의 값을 읽어온다. 이후 진행 과정은 instructions 종류에 따라 다르게 진행된다. 하지만 RISC-V의 simplicity..

수업/Computer Architecture 2022.11.08
이전
1
다음
더보기
프로필사진

공지사항

  • 블로그 이전 (velog -> tistory)
  • 분류 전체보기 (50)
    • 수업 (42)
      • Computer Architecture (7)
      • System Programming (9)
      • Software Design (10)
      • Digital Design & Lab (3)
      • Algorithm (0)
      • Network Programming (13)
      • Operating System (0)
      • Compiler (0)
    • C++ (0)
      • Effective C++ (0)
    • 알고리즘 (6)
      • 기초 (2)
      • 문제풀이 (0)
      • 삼성DX동계방학특강(비공개) (0)
      • 2023 구름톤 챌린지 (4)
    • OOP (0)
      • 객체지향의 사실과 오해 (0)
      • Head First Design Patterns (0)
    • 일상 (0)
    • 후기 (1)

최근댓글

Tag

physical architecture layer, server-based architecture, client-server architecture, RISC-V, Reordering, Hazard Detection Unit, pipelined datapath, class design, execvp, Behavioral Modeling, OOAD, HDL, client-based architecture, SDLC, mutex lock, system call, verilog, method design, HCI layer, Human Computer Interaction Layer,

Calendar

«   2025/07   »
일 월 화 수 목 금 토
1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31

방문자수Total

  • Today :
  • Yesterday :

Copyright © Kakao Corp. All rights reserved.

  • My Velog

티스토리툴바