생각하며, 꾸준하게

  • Github
  • Velog

Hazard Detection Unit 1

[Computer Architecture] Processor - 2

앞서 살펴봤듯이 RISC-V Instructions들은 보통 아래 다섯가지 steps으로 구현된다. 1. IF : Fetch instruction from memory 2. ID : Read registers and decode instruction 3. EX : Execute operation or calculate address (← ex. ALU 쓰는 부분) 4. MEM : Access an operand in data memory 5. WB : Write the result into a register > Single Cycle execution 우리가 이전 글에서 만들었던 single clock cycle 버전은 위처럼 돌아간다. 한 instruction을 clock 한번내에 단계별로 진행한다...

수업/Computer Architecture 2022.12.15
이전
1
다음
더보기
프로필사진

공지사항

  • 블로그 이전 (velog -> tistory)
  • 분류 전체보기 (50)
    • 수업 (42)
      • Computer Architecture (7)
      • System Programming (9)
      • Software Design (10)
      • Digital Design & Lab (3)
      • Algorithm (0)
      • Network Programming (13)
      • Operating System (0)
      • Compiler (0)
    • C++ (0)
      • Effective C++ (0)
    • 알고리즘 (6)
      • 기초 (2)
      • 문제풀이 (0)
      • 삼성DX동계방학특강(비공개) (0)
      • 2023 구름톤 챌린지 (4)
    • OOP (0)
      • 객체지향의 사실과 오해 (0)
      • Head First Design Patterns (0)
    • 일상 (0)
    • 후기 (1)

최근댓글

Tag

mutex lock, HCI layer, SDLC, server-based architecture, RISC-V, client-server architecture, execvp, physical architecture layer, verilog, Human Computer Interaction Layer, method design, Hazard Detection Unit, HDL, class design, Behavioral Modeling, pipelined datapath, client-based architecture, OOAD, Reordering, system call,

Calendar

«   2025/06   »
일 월 화 수 목 금 토
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30

방문자수Total

  • Today :
  • Yesterday :

Copyright © Kakao Corp. All rights reserved.

  • My Velog

티스토리툴바